(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-53168 (P2001-53168A)

(43)公開日 平成13年2月23日(2001.2.23)

(51) Int.Cl.' H 0 1 L 21/8244

27/11

G 1 1 C 11/413

FΙ

H01L 27/10 G11C 11/34 テーマコード(参考)

381 5B015 335C 5F083

審査請求 未請求 請求項の数8 〇L (全 14 頁)

(21)出願番号

特願平11-229780

識別記号

(22)出願日

平成11年8月16日(1999.8.16)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 岩橋 誠之

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72)発明者 鈴木 武史

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100081938

介理士 徳若 光政

最終頁に続く


(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 CMOS回路を基本素子とするスタティック型RAM等の消費電力を低減しつつ、そのアクセスタイムの高速化を図る。

【解決手段】 CMOS型のメモリセルMCが格子配列されてなるメモリアレイMARYOを基本構成要素とし、その非選択時、相補ビット線の非反転信号線BOT及び反転信号線BOBをハイレベルにプリチャージするスタティック型RAM等において、その基本的なデバイス構造を、SOI構造とするとともに、例えばメモリアレイMARYOのメモリセルMCのNチャネルMOSFETN1~N4が形成されるP型ウェル領域を、サブワード線単位で独立に形成し、該P型ウェル領域に、サブワード線単位で独立に形成し、該P型ウェル領域に、サブワード線SWOが非選択状態とされるとき、接地電位VSSのような比較的低い第1の電位のウェル電圧を印加し、選択状態とされるときは、比較的高い第2の電位のウェル電圧VSBFを印加する。

図 8 メモリアレイ及びサブワード破撃動の部分回路構成(実施例 4) ...



【特許請求の範囲】

【請求項1】 所定のウェル領域に供給されるウェル電圧の電位を、該ウェル領域に形成される素子を含む回路が選択状態又は非選択状態とされたことを受けて切り換えうる構成とされることを特徴とする半導体集積回路装置。

【請求項2】 請求項1において、

上記半導体集積回路装置は、半導体基板の所定深度に絶 緑層を形成し、該絶縁層の上層に上記ウェル領域を形成 するSOI構造をとるものであって、

上記ウェル領域は、その下端において上記絶縁層と接する構造とされるものであることを特徴とする半導体集積 回路装置。

【請求項3】 請求項1又は請求項2において、

上記半導体集積回路装置は、CMOS型のメモリセルが格子配列されてなるメモリアレイを基本構成要素とし、その非選択時、相補ビット線の非反転及び反転信号線をハイレベルにブリチャージするスタティック型RAMであって、

上記回路は、上記メモリセルであり、

上記素子は、該メモリセルを構成するNチャネルMOS FETであり、

上記ウェル領域は、該NチャネルMOSFETが形成され、かつワード線を単位として分離されるP型ウェル領域であり、

該P型ウェル領域のそれぞれに供給されるウェル電圧の 電位は、対応するワード線が非選択状態とされるとき、 第1の電位とされ、選択状態とされるとき、上記第1の 電位より所定値だけ高い第2の電位とされるものである ことを特徴とする半導体集積回路装置。

【請求項4】 請求項3において、

上記スタティック型RAMは、階層ワード線方式をとる ものであり、

上記ワード線は、その選択レベルをロウレベルとするメインワード線と、その選択レベルをハイレベルとするサブワード線とからなるものであり、

該サブワード線は、その入力端子が対応する上記メイン ワード線に結合される単位サブワード線駆動回路によっ て選択的に駆動されるものであって、

該単位サブワード線駆動回路のそれぞれは、そのドレインが対応する上記P型ウェル領域に結合され、そのソースに上記第1の電位を受け、かつ対応する上記サブワード線が非選択レベルとされるときオン状態とされ、選択レベルとされるときオフ状態とされるNチャンネル型の第1のMOSFETを含むものであることを特徴とする半導体集積回路装置。

【請求項5】 請求項4において、

上記単位サブワード線駆動回路のそれぞれは、さらに、 そのドレインが対応する上記P型ウェル領域に結合され、そのソースに上記第2の電位を受け、かつ対応する サフワード線が非選択レベルとされるときオフ状態とされ、選択レベルとされるときオン状態とされるPチャンネル型の第2のMOSFETを含むものであることを特徴とする半導体集積回路装置。

【請求項6】 請求項5において、

上記第1及び第2のMOSFETのゲートは、対応する メインワード線に結合されるものであることを特徴とす る半導体集積回路装置。

【請求項7】 請求項4において、

上記単位サブワード線駆動回路のそれぞれは、さらに、 そのソースが対応する上記P型ウェル領域に結合され、 そのドレインに上記第2の電位を受け、かつ対応するサ ブワード線が非選択レベルとされるときオフ状態とされ、 選択レベルとされるときオン状態とされるNチャン ネル型の第3のMOSFETを含むものであることを特 徴とする半導体集積回路装置。

【請求項8】 請求項7において、

上記サブワード線の選択レベルは、上記第2の電位より 充分に高い電位とされるものであって、

上記第1のMOSFETのゲートは、対応するサプワード線に結合され、上記第3のMOSFETのゲートは、対応するメインワード線に結合されるものであることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体集積回路装置に関し、SO工構造をとるデバイスのウェル電位を高速に制御するもの、例えば、マイクロプロセッサ等の論理集積回路装置、ならびにこのような論理集積回路装置にマクロセルとして搭載されるSO工構造のスタティック型RAM(ランダムアクセスメモリ)に利用して有効な技術に関するものである。

[0002]

【従来の技術】半導体基板の所定深度に絶縁層を形成し、この絶縁層の上層に、例えばMOSFET(金属酸化物半導体型電界効果トランジスタ、この明細書では、MOSFETをして絶縁ゲート型電界効果トランジスタの総称とする)のソース又はドレインとなる半導体領域やこれらの半導体領域を形成するためのウェル領域を形成することで、MOSFET等の寄生容量を低減しうるいわゆるSOI(Silicon On Insulator)構造のデバイスは、バルク構造のデバイスに比較して低消費電力と高速化に向いている。

【0003】上記SOI構造を用いたデバイスについては、雑誌「電子材料」1999年6月号、pp. 22~28に示されている。また、バルク構造における基板バイアスによるしきい値制御に関しては、特開平8-27 1620号公報に記載されてている。

[0004]

【竜明が解決しようとする課題】本願発明者等は、この

発明に先立って、マイクロプロセッサ等の論理集積回路 装置にマクロセルとして搭載されるスタティック型RA Mの開発業務に従事し、次のような問題点に気付いた。 すなわち、このスタティック型RAMは、例えば図りに 示されるように、スタティック型のメモリセルMCが格 子配列されてなるメモリアレイMARYOを備え、該メ モリアレイを構成するメモリセルMCのそれぞれは、P チャネルMOSFETP1及びNチャネルMOSFET N1ならびにPチャネルMOSFETP2及びNチャネ ルMOSFETN2からなる一対のCMOSインバータ が交差結合されてなるラッチ回路を含む。

【0005】メモリアレイMARYOのメモリセルMCを構成するラッチ回路の非反転入出力ノードは、Nチャンネル型の選択MOSFETN3を介して対応する非反転ビット線BOT~B3T(ここで、それが有効とされるとき選択的にハイレベルとされるいわゆる非反転信号等については、その名称の末尾にTを付して表す。以下同様)に結合され、その反転入出力ノードは、やはりNチャンネル型の選択MOSFETN4を介して対応する反転ビット線BOB~B3B(ここで、それが有効ときれるとき選択的にロウレベルとされるいわゆる反転信号等については、その名称の末尾にBを付して表す。以下同様)に結合される。

【0006】スタティック型RAMは、SOI構造をと らず、メモリアレイMARYOの各メモリセルMCを構 成するNチャネルMOSFETN1~N4は、例えばP 型の半導体基板上に形成された一対のN型拡散層をその ソース及びドレインとし、PチャネルMOSFETP1 及びP2は、半導体基板上のN型ウェル領域に形成され たー対のP型拡散層をそのソース及びドレインとする、 【0007】メモリアレイMARYOのメモリセルMC を構成する選択MOSFETN3及びN4のゲートは、 対応するサブワード線SWO等に共通結合される。ま た、各メモリセルMCを構成するNチャネルMOSFE TN1~N4のチャネル部つまりP型拡散層には、図に 点線に示されるように、例えば接地電位VSSつまりの V (ボルト) が基板電圧として供給される、さらに、サ ブワード線SW0は、サブワード線駆動回路SD0の対 応する単位サブワード線駆動回路USD0に結合され、 対応するメインワード線MWOが接地電位VSSのよう な選択レベルとされることで選択的に、電源電圧VDD

【0008】周知のように、MOSFETのしきい値電圧は、半導体基板又はウェル領域に供給される基板電圧又はウェル電圧の電位に応じて変化する。また、MOSFETのしきい値電圧を大きくした場合、メモリセルMC等のリーク電流を低減し、スタティック型RAMの消費電力を低減することができるが、MOSFET及びこれを含むメモリセルMC等の動作が遅くなり、スタティック型RAMのアクセスタイムが遅くなる。一方、MO

のような選択レベルとされる。

SFETのしさい値電圧を小さくした場合、MOSFE T及びこれを含むメモリセルMC 等の動作を速くし、ス タティック型R AMのアクセスタイムを高速化すること はできるが、メモリセルMC 等のリーク電流が大きくな り、スタティック型R AMの消費電力が大きくなる。

【0009】これらのことから、スタティック型RAMがアクティブ状態とされる間、基板電圧及びウェル電圧を意図的にかつきめ細かく切り換えることで、MOSFETのしさい値電圧を効果的に制御し、スタティック型RAM等のリーク電流を低減しつつそのアクセスタイムを高速化することが考えられる。しかし、従来のデバイス構造をそのまま踏襲した場合、半導体基板及びウェル領域の寄生容量が余りにも大きいために基板電圧及びウェル電圧の制御自体に長い時間が必要となり、アクティブ時において効果的かつきめ細かく基板電圧及びウェル電圧を制御することは困難となる。この結果、スタティック型RAMの消費電力を充分に低減することができず、そのアクセスタイムの高速化も制約を受けている。

【0010】従来技術として先程挙げた特開平8-274620号公報には、バルク構造デバイスにおいて、基板電圧を変化させているが、バルク構造ではスタンバイ時に対するアクティブ時の中で、さめこまかく非選択・選択によってウェル電圧を正制御することはできない、また、ウェル電圧を比較的変化させやすいSOIにおいても、スタンバイ時とアクティブ時とでボディ(ウェル)電圧を切り換える方法は知られている(電子材料1999年6月号p28)が、本願のようにアクティブ時においてウェル電圧を切り換えるような記載はない。

【0011】この発明の目的は、アクティブ時においてウェル電圧を変化させ、メモリ回路における消費電流を低減しつつ、アクセスタイムの高速化を図ることにある。この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0012]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである、すなわち、CMOS型のメモリセルが格子配列されてなるメモリアレイを基本構成要素とし、その非選択時、相補ビット線の非反転及び反転信号線をにれて、その基本的なデバイス構造を、半導体基板の所定深度に絶縁層を形成し、該絶縁層の上層に、その下端と地縁層とが接すべくウェル領域を形成するSOI構造とするとともに、例えば、メモリアレイの各メモリセルのNチャネルMOSFETが形成されるP型ウェル領域を、ワード線単位で独立に形成し、該P型ウェル領域に、対応するワード線が非選択状態とされるとき、例えば接地電位のような比較的低い第1の電位のウェル電圧を印加し、選択状態とされるときには、エ400mV

(ミリボルト) 程度の比較的高い第2の電位のウェル電圧を印加する。

【0013】上記手段によれば、例えばメモリアレイの 非選択状態にある大半のメモリセルのNチャネルMOS FETのしさい値電圧を大きくしたまま、選択状態にあ るメモリセルのNチャネルMOSFETのしきい値電圧 のみを、必要期間だけ選択的に小さくすることができ る、この結果、メモリセルのリーク電流を低減し、スタ ティック型RAM等の消費電力を低減しつつ、メモリセ ルの動作を高速化し、スタティック型RAM等のアクセ スタイムを高速化することができる。

[0014]

【発明の実施の形態】図1には、この発明が適用されたスタティック型RAM(半導体集積回路装置)の一実施例のプロック図が示されている。また、図2には、図1のスタティック型RAMに含まれるメモリアレイ及び周辺部の一実施例のブロック図が示されている。両図をもとに、まずこの実施例のスタティック型RAMならびにそのメモリアレイ及び周辺部の構成及び動作の概要について説明する。

【0015】なお、この実施例のスタティック型RAMは、特に制限されないが、マイクロプロセッサ等の論理集積回路装置にマクロセルとして搭載され、例えばそのキャッシュメモリとして機能する。また、図1及び図2の各プロックを構成する回路素子は、論理集積回路装置の図示されない他のブロックを構成する回路素子とともに、単結晶シリコンのような1個の半導体基板面上に形成される。さらに、この実施例のスタティック型RAMは、SOI構造をとるが、その具体的なデバイス構造や特徴及び効果等については、後で詳細に説明する。

【0016】図1において、この実施例のスタティック型RAMは、そのレイアウト所要面積の大半を占めて配置されるメモリアレイMARYと、周辺回路たるライトアンプWA、カラムスイッチCS、センスアンプSAならびにデータ入出力回路IOとを備える。また、アドレス選択回路となるXアドレスデコーダXD及びXアドレスバッファXBとYアドレスデコーダYD及びYアドレスバッファYBとを備え、さらに制御回路となるタイミング発生回路TGを備える。

【OO17】この実施例において、スタティック型RAMのメモリアレイMARYと、ライトアンプWA、カラムスイッチCS、センスアンプSAならびにデータ入出力回路IOを含む周辺部は、図2に示されるように、実際にはp+1個に分割され、メモリマットMATO~MATpのそれぞれは、メモリアレイMARYがワード線延長方向に分割されてなるメモリアレイMARYの~MARYpと、ライトアンプWA、カラムスイッチCS、センスアンプSAならびにデータ人出力回路IOがそれぞれ分割されてなるライトアンプWAO~WAp、カラムスイッ

チじSO~CSp、センスアンプSAO~SApならび にデータ入出力回路100~10pとを含む。

【0018】ここで、メモリマットMATO〜MATpのメモリアレイMARYO〜MARYpは、図の水平方向に平行して配置されるm+1本のサブワード線と、特に制限されないが、図の垂直方向に平行して配置される実質4×18組つまり合計72組の相補ビット線とを含む。これらのサブワード線及び相補ビット線の交点には、一切のCMOSインバータが交差結合されてなるラッチ回路を含むスタティック型メモリセルがそれぞれ格子状に配置される。

【0019】なお、メモリアレイMARY0~MARYpを構成するそれぞれ72組の相補ビット線は、4組を単位として18のビット線グループに分割される。また、サブワード線は、各ビット線グループの4組の相補ビット線つまり4個のメモリセルに対応して設けられ、各サブワード線に対応してサブワード線駆動回路が設けられる。ライトアンプWAO~WAp。カラムスイッチCSO~CSp。センスアンプSAO~SApならびにデータ人出力回路IOO~IOpは、ビット線グループに対応してそれぞれ72個の単位回路に分割されるが、このことについては本発明と直接関係ないため、具体的な説明を割愛する。メモリアレイMARYO~MARYpの具体的構成等については、後で詳細に説明する。

【0020】メモリマットMATO〜MATpのメモリアレイMARYO〜MARYpを構成するサブワード線は、上記のように、対応する図示されないサブワード線駆動回路に結合される。これらのサブワード線駆動回路は、メモリアレイMARYO〜MARYpの各サブワード線に対応して設けられるm+1個の単位サブワード線駆動回路をそれぞれ備え、該単位サブワード線駆動回路のそれぞれは、その入力端子がXアドレスデコーダXDの対応する出力端子つまり対応するメインワード線に結合され、その出力端子がメモリアレイMARYO〜MARYpの対応するサブワード線に結合されたCMOSインバータを含む。

【0021】なお、メインワード線は、メモリマットMAT0~MATpを串刺しすべく延長して配置され、同一行に配置された18×(p÷1)個のサブワード線駆動回路によってそれぞれ共有される。また、各メインワード線は、図の左方においてXアドレスデューダXDの対応する出力端子に結合され、論理集積回路装置のアクセスユニットから供給されるXアドレス信号AX0~AX1に従って択一的に接地電位VSSのようなロウレベルの選択レバルとされる。

【0022】これにより、メモリアレイMARYの〜MARYpの同一行に配置された18×(p+1)本のサプワード線は、対応するメインワード線が接地電位VSSのようなロウレベルの選択レベルとされることで選択的に電源電圧VDDのようなハイレベルの選択レベルと

され、これを受けてメモリアレイMARYの \sim MARY pの選択サブワード線に結合されるそれぞれ \downarrow 個のメモリセルが一斉に選択状態とされるものとなる。

【0023】前述のように、この実施例のスタティック 型RAMはSOI構造をとり、メモリマットMATO~ MATpのメモリアレイMARYO~MARYpの各メ モリセルを構成するNチャネルMOSFETは、ワード 線つまりサブワード線ごとに独立に設けられたP型ウェ ル領域内に形成される。また、サブワード線駆動回路の 各単位サブワード線駆動回路は、さらに、対応するウェ ル電圧供給線つまりP型ウェル領域と接地電位VSSと の間に設けられ、そのゲートに対応するワード線選択信 号WSO~WSmを受けるNチャネルMOSFETを含 み、メモリアレイMARYO~MARYpのメモリセル を構成するNチャネルMOSFETのしきい値電圧は、 例えば対応するワード線選択信号WSO~WSmが択一 的にロウレベルとされることで選択的に小さくされる が、このことについては、サブワード線駆動回路の具体 的構成等とともに、後で詳細に説明する。

【0024】XアドレスデコーダXDには、XアドレスバッファXBからi+1ビットの内部Xアドレス信号X0~Xiが供給される。このXアドレスバッファXBには、論理集積回路装置のアクセスユニットからアドレス入力端子AX0~AXiを介してi+1ビットのXアドレス信号AX0~AXiが供給されるとともに、タイミング発生回路TGから内部クロック信号ICが供給される。

【0025】 Xアドレスバッファ X B は、論理集積回路 装置のアクセスユニットからアドレス入力端子 A X 0~ A X i を介して供給される X アドレス信号 A X 0~ A X i を内部クロック信号 I Cに従って取り込み、保持するとともに、これらの X アドレス信号をもとに、それぞれ非反転及び反転信号からなる内部 X アドレス信号 X 0~ X i を形成し、 X アドレスデコーダ X D に供給する。また、 X アドレスデコーダ X D は、 X アドレスデコーグ X D は、 X アドレスデコードして、 メモリマット M A T 0~ M A T p に対するメインワード線の対応するビットを択一的にロウレベルの選択レベルとする。

【0026】次に、メモリアレイMARYつまりメモリアレイMARYの~MARYpを構成するそれぞれ4×18組の相補ビット線は、図の下方においてライトアンプWAつまりWAO~WApの対応する単位ライトアンプの出力端子に結合されるとともに、カラムスイッチCSつまりCSO~CSpを介してそれぞれ18組、つまり合計18×(p+1)組ずつ選択的に、センスアンプSAつまりSAO~SApの対応する単位センスアンプの入力端子に接続される。

【0027】ここで、ライトアンプWAO~WApは、

メモリマットMATO〜MATpのメモリアレイMAR YO〜MARYpの各相補ビット線に対応して設けられる72個の単位ライトアンプをそれぞれ含む。これらの単位ライトアンプは、メモリアレイMARYO〜MAR Ypのビット線グループに対応して4個ずつ、18個のライトアンプグループにそれぞれ分割される。

【0028】一方、カラムスイッチCSO~CSpは、メモリアレイMARYO~MARYpの各ビット線グループ、つまりライトアンプWAO~WApの各ライトアンプグループに対応して設けられる18個の単位カラムスイッチをそれぞれ含み、センスアンプSAO~SApは、カラムスイッチCSO~CSpの各単位カラムスイッチに対応して設けられる18個の単位センスアンプをそれぞれ含む、カラムスイッチCSO~CSpには、YアドレスデューダYDから図示されない4ビットのビット線選択信号YSO~YS3が共通に供給される。

【0029】データ入出力回路IO0~IOpは、セン スアンプSAO~SApの各単位センスアンプに対応し て設けられる18個の単位入力回路及び単位出力回路を それぞれ含む。このうち、各単位入力回路の入力端子 は、対応する入力データバスDIBO~DIBkに結合 され、各単位出力回路の出力端子は、対応する出力デー タバスDOBO~DOBkに結合される。データ入出力 回路IOO~IOpの各単位入力回路には、タイミング 発生回路TGから入力制御信号【しが共通に供給され、 各単位出力回路には、出力制御信号OLが共通に供給さ れる。また、YアドレスデコーダYDには、Yアドレス バッファYBから2ビットの内部Yアドレス信号Y0~ Y1が供給される。さらに、YアドレスバッファYBに は、論理集積回路装置のアクセスユニットからアドレス 入力端子AY0~AY1を介して2ビットのYアドレス 信号AYO~AY1が供給されるとともに、タイミング 発生回路TGから内部クロック信号しこが供給される。

【0030】YアドレスバッファYBは、論理集積回路装置のアクセスユニットからアドレス入力端子AY0~AY1を介して供給されるYアドレス信号AY0~AY1を内部クロック信号ICに従って取り込み、保持するとともに、これらYアドレス信号号をもとにそれぞれ非反転及び反転信号からなる内部Yアドレス信号Y0~Y1を形成して、YアドレスデコーダYDに供給する。また、YアドレスデコーダYDは、YアドレスデコーダYDは、Yアドレスデコーダアレス信号Y0~Y1をデコードして、カラムスイッチCS0~CSpに対するビット線選択信号YS0~YS3の対応するビットを択一的に選択レベルとする。

【0031】データ入出力回路 $100 \sim 10$ pの各単位人力回路は、スタティック型RAMが書き込みモードとされるとさ、論理集構回路装置のアクセスユニットから人力データバスD $180 \sim D \mid B \mid k$ を介して入力される合計 $18 \times (p+1)$ つまり k+1 ビットのライトデー

タを取り込み、保持する。これらのライトデータは、カラムスイッチCSO〜CSpの対応する単位カラムスイッチを介してライトアンプWAO〜WApの18個の単位ライトアンプに選択的に伝達された後、所定の相補書さ込み信号に変換され、メモリアレイMARYO〜MARYpの選択状態にある合計k+1個のメモリセルに一斉に書き込まれる。

【0032】一方、センスアンプSAO~SApの各単位センスアンプは、メモリアレイMARYO~MARYpの選択状態にある合計 k + 1個のメモリセルからカラムスイッチCSO~CSpを介して出力される読み出し信号を増幅する。これらの読み出し信号は、データ入出力回路 I O O~I Opの対応する単位出力回路に伝達された後、出力制御信号OLの有効レベルを受けて、出力データバスDOBO~DOB k から論理集積回路装置のアクセスユニットに出力される。

【0033】タイミング発生回路TGは、論理集積回路 装置のアクセスユニットから供給されるクロック信号C LK、メモリイネーブル信号MENならびにリードライ ト信号R/Wをもとに、前記入力制御信号IL及び出力 制御信号OLを含む内部制御信号や内部クロック信号I Cを選択的に生成し、各部に供給する。

【0034】図3には、図1及び図2のスタティック型RAMに含まれるメモリアレイMARY0及びサブワード線駆動回路SD0の第1の実施例の部分的な回路図が示されている。また、図4には、図3のメモリアレイMARY0のメモリセルの部分的な断面構造図が示され、図5には、図3のメモリアレイMARY0及びサブワード線駆動回路SD0の一実施例の信号波形図が示されている。これらの図をもとに、この実施例のスタティック型RAMのメモリアレイ及びサブワード線駆動回路の具体的構成及び動作ならびにその特徴について説明する。

【0035】なお、以下の回路図において、そのチャネル(バックゲート)部に矢印が付されるMOSFETはPチャンネル型であって、矢印の付されないNチャネルMOSFETと区別して示される。また、図3には、メモリマットMATOのメモリアレイMARYOの第1のビット線グループを構成する4組の相補ビット線BO*~B3*(ここで、例えば非反転ビット線BOT及び反転ビット線BOBを、合わせて相補ビット線BO*のように*を付して表す。以下同様)と、これらの相補ビット線に対応するサブワード線駆動回路SDOのみが例示される。

【0036】さらに、図5には、メインワード線MW0及びサブワード線SW0が択一的に選択状態とされる場合が例示され、相補ビット線については、相補ビット線B0*のみが例示される、メモリアレイ及びサブワード線駆動回路に関する以下の説明は、メモリマットMAT0のメモリアレイMARY0の図示される一部と対応するサブワード線駆動回路SD0を例に進められるが、メ

モリアレイMARYOのその他の部分と他のサブワード 線駆動回路。メモリマットMATI〜MATpのメモリ アレイMARYI〜MARYpならびにサブワード線駆動回路SDI〜SDpについては、同様な構成とされる ため類推されたい。

【0037】図3において、メモリアレイMARYOは、図の水平方向に平行して配置されるm+1本のサブワード線SW $0\sim$ SWmと、図の垂直方向に平行して配置される1組(実際には72組)の相補ビット線 $B0*\sim B3*$ とを含む、これらのサブワード線SW $0\sim$ SWmならびに相補ビット線 $B0*\sim B3*$ の交点には、 $4\times(m+1)$ 個のメモリセルMCが格子状に配置される。

【0038】ここで、メモリアレイMARYのを構成するスタティック型メモリセルMCのそれぞれは、PチャネルMOSFETP1及びNチャネルMOSFETN1ならびにPチャネルMOSFETP2及びNチャネルMOSFETN2からなる一対のCMOSインバータが交差結合されてなるラッチ回路を含む。

【0039】メモリアレイMARYのの各メモリセルM Cのラッチ回路を構成するPチャネルMOSFETP1 及びP2のソースは、電源電圧供給点VDDに結合され、NチャネルMOSFETN1及びN2のソースは、 接地電位供給点VSSに結合される。また、各メモリセルMCのラッチ回路の非反転入出力ノード、つまりMO SFETP1及びN1の共通ドレインならびにMOSF ETP2及びN2の共通ゲートは、Nチャンネル型の選択MOSFETN3を介して対応する非反転ビット線B 0T~B3Tに結合され、各メモリセルMCのラッチ回路の反転入出力ノード、つまりMOSFETP1及びN 1の共通ゲートならびにMOSFETP1及びN 1の共通ゲートならびにMOSFETP2及びN2の共 通ドレインは、Nチャンネル型の選択MOSFETN4 を介して対応する反転ビット線B0B~B3Bに結合される、

【0040】さらに、メモリアレイMARYのの同一行に配置される4個のメモリセルMCの選択MOSFETN3及びN4のゲートは、対応するサブワード線SW0~SWmに共通結合される。なお、電源電圧VDDは、特に制限されないが、例えば+1.5Vのような正電位とされ、接地電位VSSは0Vとされる。

【0041】前述のように、スタティック型RAMはSOI構造をとり、半導体基板SUBには、図4に示されるように、例えば1 μ m(マイクロメートル)程度の深度を目安に、所定厚の絶縁層ILが例えば酸素イオン打ち込みによって形成される、また、メモリアレイMARYOの同一行に配置される4個のメモリセルMCを構成するPチャネルMOSFET(PMOS)P1及びP2は、絶縁層ILの上層のN型ウェル領域NWELLに形成された一対のP型拡散層 p*をその共通のソース及びドレインとし、NチャネルMOSFET(NMOS)N

1~N 4は、同様に絶縁層 I Lの上層の P型ウェル領域 PWE L Lに形成された一対のN型拡散層 n * をその共通のソース及びドレインとする。

【0042】PチャネルMOSFETP1及びP2のソース及びドレインとなる一対のP型拡散層p*の間、つまりチャネルの上層には、所定摩の酸化膜OXを挟んで、MOSFETP1及びP2のゲートとなるゲート層FGが形成され、NチャネルMOSFETN1~N4のソース及びドレインとなる一対のN型拡散層n*の間、つまりチャネルの上層には、同様に所定摩の酸化膜OXを挟んで、MOSFETN1~N4のゲートとなるゲート層FGが形成される。

【0043】この実施例において、メモリアレイMARYOのメモリセルMCのPチャネル及びNチャネルMOSFETが形成されるN型ウェル領域NWELL及びP型ウェル領域PWELLは、その下端において絶縁層ILに接すべく形成される、また、これらのウェル領域は、ワード線つまりサブワード線を単位としてそれぞれ独立に形成され、その周囲には、各ウェル領域を電気的に分離するための絶縁領域IEがそれぞれ形成される、これにより、各ウェル領域の寄生容量が充分に小さくなり、ウェル電圧の高速制御が可能となる。

【0044】メモリアレイMARYOのメモリセルMCを構成するPチャネルMOSFETP1及びP2が形成されるN型ウェル領域NWELLには、図3に示されない経路を介して、電源電圧VDDが基板電圧として供給される、また、メモリアレイMARYOの同一行に配置された4個のメモリセルMCを構成するNチャネルMOSFETN1~N4が形成されるP型ウェル領域PWELは、対応するウェル電圧供給線VWSO~VWSmに結合され、これらのウェル電圧供給線VWSO~VWSmに結合され、これらのウェル電圧供給線VWSO~VWSmに結合され、これらのウェル電圧供給線VWSO~VWSmは、図の左方において、サブワード線駆動回路SDの対応する単位サブワード線駆動回路USDO~USDmのNチャネルMOSFETN6を介して接地電位(第1の電位)供給点VSSに結合される。

【0045】次に、サブワード線駆動回路SD0は、メモリアレイMARYOのサブワード線SW0~SWmに対応して設けられるm+1個の単位サブワード線駆動回路USD0~USDmを備え、該単位サブワード線駆動回路のそれぞれは、図3の単位サブワード線駆動回路USD0に代表して示されるように、PチャネルMOSFETP3及びNチャネルMOSFETN5からなるCMOSインバータと、NチャネルMOSFETN6(第1のMOSFET)とを含む。

【0046】サブワード線駆動回路SD0の単位サブワード線駆動回路USD0~USDmのMOSFETP3及びN5からなるCMOSインバータの人力端子は、対応するメインワード線MW0~MWmに結合され、その出力端子は、メモリアレイMARY0の対応するサブワード線SW0~SWmに結合される。また、MOSFE

TN6のドレインは、上記のように、メモリアレイMARYのの対応するウェル電圧供給線VWSの \sim VWSmに結合され、そのゲートには、XアドレスデコーダXDから対応するワード線選択信号WSO \sim WSmが供給される。

【0047】ここで、メインワード線MW0~MWmは、図5に示されるように、通常電源電圧VDDつまり例えば+1、5Vのようなハイレベルの非選択レベルとされ、前述のように、Xアドレス信号AX0~AXiつまりは内部Xアドレス信号X0~Xiに従って択一的に接地電位VSSのようなロウレベルの選択レベルとされる。また、ワード線選択信号WS0~WSmb、通常電源電圧VDDつまり例えば+1、5Vのようなハイレベルの非選択レベルとされ、やはりXアドレス信号AX0~AXiつまりは内部Xアドレス信号X0~Xiに従って択一的に接地電位VSSのようなロウレベルの選択レベルとされる。

【0048】なお、この実施例のスタティック型RAMでは、特に制限されないが、ビット線に対するハイレベルプリチャージ方式がとられ、相補ビット線BO*~B3*の非反転及び反転信号線は、スタティック型RAMが非選択状態とされるとき、センスアンプSAO~SApの対応する単位センスアンブの図示されないPチャンネル型のプリチャージMOSFETを介して、ともに電源電圧VDDのまり+1.5Vのようなハイレベルにプリチャージされる。

【0049】内部クロック信号LCつまりクロック信号 CLKがロウレベルとされ、スタティック型RAMが非 選択状態とされるとさ、サブワード線駆動回路SD0で は、メインワード線MWO~MWmのハイレベルの非選 択レベルを受けて、単位サブワード線駆動回路USDO ~USDmのCMOSインバータを構成するNチャネル MOSFETN3が一斉にオン状態となり、Pチャネル MOSFETP3は一斉にオフ状態となる。このとき、 単位サブワード線駆動回路USD0~USDmのNチャ ネルMOSFETN6は、対応するワード線選択信号W S0~WSmのハイレベルの非選択レベルを受けて一斉 にオン状態となる。また、相補ビット線BO*~B3* の非反転及び反転信号線は、センスアンプSAOの対応 する単位センスアンプのプリチャージMOSFETを介 して、ともに電源電圧VDDのようなハイレベルにブリ チャージされる.

【0050】これにより、メモリアレイMARY0のサプワード線SWO~SWmは、すべて接地電位VSSのようなロウレベルの非選択レベルとされ、ウェル電圧供給線VWSO~VWSmも、すべて接地電位VSSのようなロウレベルとされる。このため、メモリアレイMARY0のそれぞれ1個のメモリセルMCのNチャネルMOSFETN1~N4が形成されるP型ウェル領域PWELLには、比較的低い第1の電位つまり接地電位VS

Sが供給され、これを受けてMOSFETN1~N1の しきい値電圧が比較的大きくされる。この結果、電源電 EVDDからMOSFETP1及びN1ならびにMOS FETP2及びN2を介するリーク電流が低減されると ともに、ハイレベルにプリチャージされた相補ビット線 BO*~B3*の非反転及び反転信号線からMOSFE TN3及びN1ならびにMOSFETN4及びN2を介 するリーク電流が低減され、これによってスタティック 型RAMの非選択時における消費電力が低減されるもの となる。

【0051】次に、内部クロック信号【Cつまりクロック信号CLKがハイレベルとされ、スタティック型RAMが選択状態とされるとき、サブワード線駆動回路SDOでは、例えばメインワード線MWOの択一的なロウレベルの選択レベルを受けて、対応する単位サブワード線駆動回路USDOのCMOSインバータを構成するNチャネルMOSFETN5が択一的にオン状態となり、PチャネルMOSFETP3が択一的にオン状態となる、また、NチャネルMOSFETN6は、対応するワード線選択信号WSOの択一的なロウレベルの選択レベルを受けて、択一的にオン状態からオフ状態に変化する、

【OO52】このとき、他の単位サブワード線駆動回路 USD1~USDmを構成するNチャネルMOSFET N5及びN6は、メインワード線MW1~MWmならび にワード線選択信号WS1~WSmの非選択レベルを受 けてすべてオン状態のままとされ、PチャネルMOSF ETP3はすべてオフ状態のままとされる。

【0053】これにより、メモリアレイMARYOの対 応するサブワード線SWOが択一的に電源電圧VDDの ような選択レベルとされるとともに、対応するウェル電 圧供給線VWSOは、択一的にフローティング状態とさ れる。したがって、サブワード線SW0に結合される4 個のメモリセルMCでは、サブワード線SWOつまり選 択MOSFETN3及びN4のゲート電位の上昇を受け て、P型ウェル領域PWELLの電位が、ゲート容量を 介する容量結合によって択一的に所定電位Vs (第2の 電位)に上昇し、NチャネルMOSFETN1~N4の しきい値電圧が小さくなる、この結果、これらのメモリ セルMCのラッチ回路の非反転及び反転入出力ノードと 対応する非反転又は反転ビット線との間を接続する選択 MOSFETN3及びN4と、非反転又は反転ビット線 のハイレベルを選択的にロウレベルとするためのMOS FETN1及びN2の動作が高速化され、これによって スタティック型RAMの特に読み出し動作が高速化され るものとなる。

【0054】なお、このとき、メモリアレイMARYのの非選択状態にある他のサブワード線SW1~SWmに結合されたメモリセルMCでは、対応するウェル電圧供給線VWS1~VWSmの非選択レベルを受けて、P型ウェル領域PWELLの電位が接地電位VSSのままと

される。このため、NチャネルMOSFETN1~N4のしきい値電圧が大きいままとされ、音メモリセルMCのリーク電流が小さいままとされて、サブワード線SWOが択一的に選択レベルとされることにともなうスタティック型RAMの消費電力の増加は最小限に抑制される。

【0055】ところで、スタティック型RAMが読み出しモードつまりリードサイクルで選択状態とされるとき、相補ビット線BO*の非反転及び反転信号線のプリチャージ電位は、図5に例示されるように、対応するメモリセルMCの保持データの論理値に応じて、しかもそのNチャネルMOSFETN1又はN2を介して選択的にディスチャージされ、その一方が選択的に所定電位Vrに低下する、この電位差は、センスアンプSAOの対応する単位センスアンプによって増幅された後、データ人出力回路の対応する単位入力回路から出力データバスDOBO~DOBkを介して論理集積回路装置のアクセスユニットに出力される。

【0056】一方、スタティック型RAMが書き込みモードつまりライトサイクルで選択状態とされるとき、相補ビット線BO*の非反転及び反転信号線には、ライトアンプWAOの対応する単位ライトアンプから、書き込みデータの対応するビットの論理値に応じて、電源電圧VDDのようなハイレベルあるいは接地電位VSSのようなロウレベルの書き込み信号が選択的に供給され、各ビット線のハイレベルのプリチャージ電位は、そのいウレベルに引き下げられる。このため、本発明の書き込み動作時における効果は、選択MOSFETN3及びN4のしきい値電圧が小さくされ、その動作が高速化されることによる効果分のみとなる。

【0057】しかし、例えばスタティック型RAMがいわゆる擬似多ポート方式をとり、一つのアクセスサイクル内に読み出し動作と読み出し又は書き込み動作とを連続して実行する場合、比較的大きな効果が得られる読み出し動作がいずれのアクセスサイクルにも必ず含まれることで、各アクセスサイクルの所要時間を短縮し、スタティック型RAMのサイクルタイムを高速化することが可能となる。

【0058】図6には、図1及び図2のスタティック型RAMに含まれるメモリアレイMARYO及びサブワード線駆動回路SDOの第2の実施例の部分的な回路図が示されている。なお、この実施例は、前記図3の実施例を基本的に路襲するものであるため、これと異なる部分についてのみ説明を追加する。

【0059】図6において、この実施例のサブワード線 駆動回路SD0の単位サブワード線駆動回路USD0 は、PチャネルMOSFETP3及びNチャネルMOS FETN5からなる第1のCMOSインバータに加え て、PチャネルMOSFETP4(第2のMOSFE T)及びNチャネルMOSFETN6(第1のMOSFET)からなる第2のCMOSインバータを備える。該第2のCMOSインバータを備える。該第2のCMOSインバータを構成するPチャネルMOSFETP4のソースは、ウェル電圧供給点VSBFに結合され、PチャネルMOSFETP4及びNチャネルMOSFETN6のゲートは、対応するワード線選択信号WSOに結合される。なお、ウェル電圧供給点VSBFにおけるウェル電圧VSBFの電位は、特に制限されないが、+400mVつまり+0、4Vのような正電位とされる。

【0060】ワード線選択信号WSOが電源電圧VDDのようなハイレベルの非選択レベルとされるとき、単位サブワード線駆動回路USDOでは、上記第2のCMOSインバータを構成するNチャネルMOSFETN6がオン状態となり、PチャネルMOSFETP4はオフ状態となる。このため、メモリアレイMARYOのウェル電圧供給線VWSOは、第1の電位つまり接地電位VSSのようなロウレベルとされ、サブワード線SWOに結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしきい値電圧が大きくなって、メモリセルMCのリーク電流が低減され、スタティック型RAMの低消費電力化が図られる。

【0061】一方、ワード線選択信号WSOが択一的に接地電位VSSのようなロウレベルの選択レベルとされるとき、単位サブワード線駆動回路USDOでは、第2のCMOSインバータを構成するNチャネルMOSFETN6がオフ状態となり、PチャネルMOSFETP4がオン状態となる。このため、メモリアレイMARYOのウェル電圧供給線VWSOには、比較的高い第2の電位つまりウェル電圧VSBFが供給され、サブワード線SWOに結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしさい値電圧が小さくなって、その動作が高速化され、スタティック型RAMの高速化が図られる。

【0062】なお、この実施例の場合、ウェル電圧供給線VWS0の選択レベルがフローティング状態ではなく確実にウェル電圧VSBFに設定されるため、図3の実施例に比較して対応するメモリセルMCの動作が安定化されるとともに高速化され、相応してスタティック型RAMの動作が高速化されるものとなる。

【0063】図7には、図1及び図2のスタティック型RAMに含まれるメモリアレイMARY0及びサブワード線駆動回路SD0の第3の実施例の部分的な回路図が示されている。なお、この実施例は、前記図6の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。

【0064】図7において、この実施例のサブワード線 駆動回路SD0の単位サブワード線駆動回路USD0 は、PチャネルMOSFETP3及びNチャネルMOS FETN5からなる第1のCMOSインバータに加え て、PチャネルMOSFETP4(第2のMOSFET)及びNチャネルMOSFETN6(第1のMOSFET)及びNチャネルMOSFETN6(第1のMOSFET)からなる第2のCMOSインバータを構成するPチャネルMOSFETP4のソースは、ウェル電圧供給点VSBFに結合され、PチャネルMOSFETP4及びNチャネルMOSFETN6のゲートは、対応するメインワード線MWOに結合される。

【0065】メインワード線MW0が電源電圧VDDのようなハイレベルの非選択レベルとされるとき、単位サブワード線駆動回路USD0では、第2のCMOSインバータを構成するNチャネルMOSFETN6がオン状態となり、PチャネルMOSFETP4はオフ状態となる、このため、メモリアレイMARY0のウェル電圧供給線VWS0は、比較的低い第1の電位つまり接地電位VSSのようなロウレベルとされ、サブワード線SW0に結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしきい値電圧が大きくなって、メモリセルMCのリーク電流が低減され、スタティック型RAMの低消費電力化が図られる。

【0066】一方、メインワード線MWOが択一的に接地電位VSSのようなロウレベルの選択レベルとされるとき、単位サブワード線駆動回路USDOでは、第2のCMOSインバータを構成するNチャネルMOSFETN6がオフ状態となり、PチャネルMOSFETP4がオン状態となる。このため、メモリアレイMARYOのウェル電圧供給線VWSOには、比較的高い第2の電位つまりウェル電圧VSBFが供給され、サブワード線SWOに結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしきい値電圧が小さくなって、その動作が高速化され、スタティック型RAMの高速化が図られる。

【0067】なお、この実施例の場合、ウェル電圧供給線VWS0の選択レベルがフローティング状態ではなく確実にウェル電圧VSBFに設定されるため、図6の実施例と同様な効果を得ることができる。また、ウェル電圧制御のためのワード線選択信号WS0~WSmが不必要となることで、スタティック型RAMのメモリアレイ周辺のレイアウトが簡素化されるとともに、これらのワード線選択信号としてメインワード線MW0~MWmが代用されることで、ウェル電圧切り換え時のタイミング制御が容易となり、動作マージンを拡大できる。

【0068】図8には、図1及び図2のスタティック型RAMに含まれるメモリアレイMARYO及びサブワード線駆動回路SDOの第4の実施例の部分的な回路図が示されている。なお、この実施例は、前記図7の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。

【0069】図8において、この実施例のサブワード線 駆動回路SD0の単位サブワード線駆動回路USD0 は、図7の実施例の第2のCMOSインバータを構成するPチャネルMOSFETP 1を、NチャネルMOSFETN7(第3のMOSFET)に置き換えた構成とされる。このNチャネルMOSFETN7のドレインは、ウェル電圧供給点VSBFに結合され、そのゲートは、対応するサブワード線SWOに結合される。また、NチャネルMOSFETN6(第1のMOSFET)のゲートは、対応するメインワード線MWOに結合される。

【0070】メインワード線MWOが電源電圧VDDのようなハイレベルの非選択レベルとされるとき、単位サプワード線駆動回路USDOでは、NチャネルMOSFETN 7は、サブワード線SWOのロウレベルを受けてオフ状態となる。このため、メモリアレイMARYOのウェル電圧供給線VWSOは、第1の電位つまり接地電位VSSのようなロウレベルとされ、サブワード線SWOに結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしさい値電圧が大きくなって、メモリセルMCのリーク電流が低減され、スタティック型RAMの低消費電力化が図られる。

【0071】一方、メインワード線MW0が択一的に接地電位VSSのようなロウレベルの選択レベルとされるとき、単位サプワード線駆動回路USD0では、NチャネルMOSFETN6がオフ状態となる。また、サプワード線SW0が、ウェル電圧VSBFより充分に高いキ1.5Vのようなハイレベルの選択レベルとされ、このサプワード線SW0の選択レベルを受けてNチャネルMOSFETN7がオン状態となる。このため、メモリアレイMARY0の対応するウェル電圧供給線VWS0には、MOSFETN7を介して比較的高い第2の電位つまりウェル電圧VSBFがそのまま伝達され、サプワード線SW0に結合される4個のメモリセルMCのNチャネルMOSFETN1~N4のしきい値電圧が小さくなって、その動作が高速化され、スタティック型RAMの高速化が図られる。

【0072】なお、この実施例の場合、ウェル電圧供給線VWS0の選択レベルがフローティング状態ではなく確実にウェル電圧VSBFに設定されるとともに、ウェル電圧制御のためのワード線選択信号WS0~WSmが不必要となることで、図7の実施例と同様な効果を得ることができる。また、前記図7の実施例のPチャネルMOSFETP4が、もともとPチャネルMOSFET下りも特性的に動作速度の速いNチャネルMOSFET下りも特性的に動作速度の速いNチャネルMOSFET下で7に置き換えられるとともに、メインワード線MWOの負荷が合計18×(p+1)個のMOSFETP4分だけ軽減されることで、スタティック型RAMの動作がさらに高速化されるものとなる。

【0073】以上の実施例から得られる作用効果は、下記の通りである。すなわち。

(1) CMOS型のメモリセルが格子配列されてなるメ

モリアレイをその基本構成要素とし、その非選択時、相 補ビット線の非反転及び反転信号線をハイレベルにプリ チャージするスタティック型RAM等において、その基 本的なデバイス構造を、半導体基板の所定深度に絶縁層 を形成し、該絶縁層の上層に、その下端と絶縁層とが接 すべくウェル領域を形成するSOI構造とするととも に、例えば、メモリアレイの各メモリセルのNチャネル MOSFETが形成されるP型ウェル領域を、ワード線 単位で独立に形成することで、P型ウェル領域の寄生容 量を低減し、そのウェル電圧制御を高速化できるという 効果が得られる。

【0074】(2)上記(1)項のスタティック型RA M等において、メモリアレイの各メモリセルのNチャネルMOSFETが形成されるP型ウェル領域に、対応するワード線が非選択状態とされるとさ、例えば接地電位のような比較的低い第1の電位のウェル電圧を印加し、選択状態とされるとさには、比較的高い第2の電位のウェル電圧を印加することで、例えばメモリアレイの非選択状態にある大半のメモリセルのNチャネルMOSFETのしきい値電圧を大きくしたまま、選択状態にあるメモリセルのNチャネルMOSFETのしきい値電圧のみを、必要期間だけ選択的に小さくすることができるという効果が得られる。

【0075】 (3) 上記 (1) 項及び (2) 項により、 そのリーク電流を低減しつつ、メモリセルの動作を高速 化できるという効果が得られる。

(4) 上記(3) 頃により、その消費電力を低減しつつ、スタティック型RAM等のアクセスタイムを高速化できるという効果が得られる。

【0076】以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に展定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図1において、スタティック型RAMのブロック構成は、本実施例による制約を受けないし、その各起動制御信号及び内部制御信号の名称及び有効レベルならびにアドレス信号の組み合わせ等も、種々の実施形態をとりうる。図2において、メモリマットMATO~MATpを構成するメモリアレイMARYO~MARYpのビット線数は、任意に設定できるし、ビット線グループへの分割方法も同様である。

【0077】図3ならびに図6~図8において、メモリアレイMARYOは、任意数の冗長素子を含むことができるし、メモリセルMCは、例えば高抵抗型メモリセルに置き換えることができる。また、サブワード線駆動回路SDOの各単位サブワード線駆動回路のMOSFET P3及びN5からなるCMOSインバータを、2人力のノアゲート等に置き換え、カラム方向の選択機能を持たけることができる。図6において、第2のCMOSインバータを構成するPチャネルMOSFETP4を、図8

の実施例と同様に、そのゲートがサブワード線SWOに 結合されたNチャネルMOSFETに置き換え、さらな る高速化を図ることができる。

【0078】図4において、メモリセルの断而構造は、シンボリックに表現したものであって、その具体的なデバイス構造やサイズならびに導電型等に制約を与えない、図5において、各信号の絶対的な時間及び電位関係は、本発明の主旨に何ら制約を与えない、また、電源電圧VDDやN型ウェル領域に対するウェル電圧の具体的な電位ならびにその極性等は、本実施例による制約を受けない、

【0079】本実施例では、P型ウェル領域に供給されるウェル電圧の電位を切り換えることで、メモリセルMCを構成するNチャネルMOSFETN1~N4のしきい値電圧を制御する場合を例に説明してきたが、例えばN型ウェル領域に供給されるウェル電圧の電位を切り換えることで、メモリセルMCを構成するPチャネルMOSFETP1及びP2のしきい値電圧を同様に制御できることは言うまでもない。この場合、N型ウェル領域に対するウェル電圧の電位は、対応するサブワード線が非選択レベルとされるとき例えば電源電圧VDDとされ、選択レベルとされるときには電源電圧VDDより所定値だけ低い電位とされる。

【0080】以上スタティック型RAMを用いて説明し てきたが、各メモリアレイ及びサブワード線駆動回路の 部分回路構成の図において、SRAMメモリセルをDR AM (ダイナミック・ランダム・アクセス・メモリ) メ モリセルに変えることによって、DRAMでも同様の効 果を得ることができる。具体的にはスタティック型メモ リセルのMOSFETP1、P2、N1、N2、N4を 削除し、MOSFETN3を残し、上記MOSFETN 1のソースードレイン経路が有った箇所をコンデンサに 置き換えることによって、ダイナミック型メモリセルが 実現できる。このようにダイナミック型メモリセルに置 き換えた場合には、ビット線にはラッチ型のセンスアン プが接続される。ただし、集積密度等を考慮すると、N チャンネル型MOSFETのみからなるダイナミック型 メモリセルでは、ワード線毎に分離領域を設ける必要が ある、この集積密度等において、Pチャンネル型MOS FETが形成されるN型ウェル領域をワード線毎のNチ ヤンネル型MOSFETが形成されるP型ウェル領域の 分離領域として活用できるスタティック型メモリセルの 方が有利である。

【0081】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるマイクロプロセッサ等の論理集積回路装置にマクロセルとして搭載されるスタティック型RAMならびにそのメモリアレイ及びサブワード線駆動回路に適用した場合について説明したが、それに限定されるものではなく、例えば、スタティック型RAMのXアドレスデコーダに含ま

れるプリデコーダやメインワード線駆動回路等にも適用できるし、多ポートRAM等の各種メモリ集積回路装置やこれを搭載する各種の論理集積回路装置にも適用できる。この発明は、少なくともウェル電圧切り換えによる効果が得られる半導体集積回路装置ならびにこれを含む装置又はシステムに広く適用できる。

[0082]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、メモリセルが格子配列され てなるメモリアレイを基本構成要素とし、その非選択 時、相補ビット線の非反転及び反転信号線をハイレベル にプリチャージするメモリ回路において、その基本的な デバイス構造を、半導体基板の所定深度に絶縁層を形成 し、該絶縁層の上層に、その下端と絶縁層とが接すべく ウェル領域を形成するSOI構造とするとともに、例え ば、メモリアレイの各メモリセルのNチャネルMOSF ETが形成されるP型ウェル領域を、ワード線単位で独 立に形成し、これらのP型ウェル領域に、対応するワー ド線が非選択状態とされるとき、例えば接地電位のよう な比較的低い第1の電位のウェル電圧を印加し、選択状 態とされるときには、比較的高い第2の電位のウェル電 圧を印加する。

【0083】これにより、例えばメモリアレイの非選択状態にある大半のメモリセルのNチャネルMOSFETのしさい値電圧を大きくしたまま、選択状態にあるメモリセルのNチャネルMOSFETのしさい値電圧のみを、必要期間だけ選択的に小さくすることができる。この結果、メモリセルのリーク電流を低減し、メモリ部の消費電力を低減しつつ、メモリセルの動作を高速化し、メモリ部のアクセスタイムを高速化することができる。

【図面の簡単な説明】

【図1】この発明が適用されたスタティック型RAMの一実施例を示すブロック図である。

【図2】図1のスタティック型RAMのメモリアレイ及 び周辺部の一実施例を示す部分的なブロック図である。

【図3】図1のスタティック型RAMのメモリアレイ及 びサブワード線駆動回路の第1の実施例を示す部分的な 回路図である。

【図4】図3のメモリアレイを構成するスタティック型 メモリセルの一実施例を示す部分的な断面構造図であ る。

【図5】図3のメモリアレイ及びサブワード線駆動回路 の一実施例を示す信号波形図である。

【図6】図1のスタティック型RAMのメモリアレイ及びサプワード線駆動回路の第2の実施例を示す部分的な回路図である。

【図7】図1のスタティック型RAMのメモリアレイ及びサブワード線駆動回路の第3の実施例を示す部分的な回路図である。

【図8】図1のスタティック型RAMのメモリアレイ及 びサブワード線駆動回路の第4の実施例を示す部分的な 回路図である。

【図9】この発明に先立って本願発明者等が開発したスタティック型RAMのメモリアレイ及びサブワード線駆動回路の一例を示す部分的な回路図である。

【符号の説明】


MARY……メモリアレイ、XD……Xアドレスデコーダ、XB……Xアドレスバッファ、IC……内部クロック信号、WA……ライトアンプ、CS……カラムスイッチ、YD……Yアドレスデコーダ、YB……Yアドレスバッファ、SA……センスアンプ、IO……データ入出力回路、IL……入力制御信号、OL……出力制御信号、TG……タイミング発生回路、CLK……クロック信号又はその入力端子、MEN……メモリイネーブル信号又はその入力端子、R/W……リードライト信号又はその入力端子、AYO~AXI……Xアドレス信号又はその入力端子、AYO~AYI……Yアドレス信号又はその入力端子、DIBO~DIBk……入力データ又は

は出力データバス、MATO~MATp……メモリマッ ト、MARYの~MARYp……メモリアレイ、SDO ~SDp……サブワード線駆動回路、WAO~WAp… …ライトアンプ、CSO~CSp……カラムスイッチ、 SAO~SAp……センスアンプ、LOO~LOp…… データ人出力回路。MWO~MWm……メインワード 線、WSO~WSm……ワード線選択信号、USDO~ USDm……単位サブワード線駆動回路、SWO~SW m……サブワード線、VWSO~VWSm……ウェル電 圧供給線、B0*~B3*……相補ビット線MC……ス タティック型メモリセル、SUB……半導体基板、IL ……絶縁層、1E……絶縁領域、PWELL……P型ウ ェル領域、NWELL……N型ウェル領域、p*……P 型拡散層、n · ·····N型拡散層、F G ·····ゲート層、O X……酸化膜、VDD……電源電圧、VSS……接地電 位、VSBF……基板電圧、P1~P4……Pチャネル MOSFET, NI~N7....NF+ RNMOSFE Τ,

入力データバス、DOBO~DOBk……出力データマ


【図1】

図1 スタティック型RAMのブロック構成




【図2】

図2 メモリアレイ及び周辺部のブロック機成



【图3】

図3 メモリアレイ及びサブワードロ原助回路の部分回路収成(交流例1)



【図5】

図5 メモリアレイ及びサブワード初風頭回路の信号変形






図 8 メモリアレイ及びサブワード包収面の部分回路収成(実施例4)




【図1】

図4 メモリセルの部分断面句章




【図6】

図8 メモリアレイ及びサブワードは50%の部分回路引成(豆だ引 2)




【図7】

図7 メモリアレイ及びサブワード位区域の部分回路口成(豆芯刷 8)



[[到9]]

図 9 メモリアレイ及びサブワード機取動の部分回路構成



フロントページの続き

F ターム(参考) 5B015 HH01 HH03 JJ03 JJ21 KA13
KA27 KA33 KB66 PP01 PP02
5F083 BS27 GA01 GA05 HA02 KA03
LA03 LA04 LA05 LA09



JP2001053168

Biblio

Page 1

Drawing





SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP2001053168

Publication date: Inventor(s):

2001-02-23

IWAHASHI MASAYUKI: SUZUKI TAKESHI

Applicant(s):

HITACHI LTD

☐ JP2001053168

Requested Patent: Application Number: JP19990229780 19990816

Priority Number(s):

IPC Classification:

H01L21/8244; H01L27/11; G11C11/413

EC Classification:

Equivalents:

Abstract



PROBLEM TO BE SOLVED: To shorten access time while reducing power consumption of a static RAM having a CMOS circuit as a basic element. SOLUTION: A semiconductor integrated circuit device comprises a static RAM, having a

memory array MARY0 of CMOS memory cells MC arranged in lattice as a basic compositional element, where the non-inverted signal line B0T and inverted signal line B0B of complementary bit lines are precharged to high level at nonselection, the basic device structure is an SOI structure and a P-type well region for forming the N-channel MOSFETR N1-N4 of a memory cell MC in the memory array MARY0 is formed independently in units of sub-word line. The P-type well region is applied with an well voltage of first relatively low potential, e.g. a ground potential VSS, when a corresponding sub-word line SW0 is in a nonselection state and applied with an well voltage of second relatively low potential, when it is in selection state.

Data supplied from the esp@cenet database - I2

)